CLIPPEDIMAGE= JP404176165A

PAT-NO: JP404176165A

DOCUMENT-IDENTIFIER: JP 04176165 A

TITLE: SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: June 23, 1992

INVENTOR-INFORMATION:

NAME

ANDO, TOMOSHI

ASSIGNEE-INFORMATION:

NAME

FUJITSU LTD

COUNTRY

N/A

APPL-NO: JP02302909

APPL-DATE: November 8, 1990

INT-CL (IPC): H01L027/092;H01L027/12

US-CL-CURRENT: <u>257/288</u>

ABSTRACT:

PURPOSE: To enable different back <u>biases</u> to be applied to a P <u>channel MOS</u> transistor and an N <u>channel MOS</u> transistor respectively by a method wherein a back <u>bias</u> impurity region is provided to the interface of a semiconductor substrate with an insulating layer below either of the P <u>channel MOS</u> transistor and the N <u>channel MOS</u> transistor.

CONSTITUTION: An N<SP>+</SP>-type back <u>bias</u> impurity region 12 is formed at a

prescribed position on the surface of a P-type silicon substrate 11, a silicon thin film 14a is formed on the P-type silicon substrate 11 and the N<SP>+</SP>-type back bias impurity region 12 through the intermediary of a silicon oxide film 13, and the silicon thin film 14a is element-isolated through a field oxide film 15. Electrodes 22 and 23 of polysilicon layer are

07/16/2002, EAST Version: 1.03.0002

⑫ 公 開 特 許 公 報 (A) 平4-176165

®Int.Cl. ⁵

識別記号

庁内整理番号

43公開 平成4年(1992)6月23日

H 01 L 27/092 27/12

B 7514-4M 7735-4M

H 01 L 27/08 3 2

321 B

(全8頁)

審査請求 未請求 請求項の数 3

60発明の名称 半導体装置及びその製造方法

②特 願 平2-302909

22出 願 平2(1990)11月8日

知 史

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 北野 好人

明都書

1. 発明の名称

半導体装置及びその製造方法

2. 特許請求の範囲

1. 半導体基板上に絶縁層を介して設けられた半導体薄膜にpチャネル電界効果トランジスタ及びnチャネル電界効果トランジスタが形成されている半導体装置において、

前記 p チャネル電界効果トランジスタ又は前記 n チャネル電界効果トランジスタの少なくともいずれか一方のトランジスタ下方の前記半導体基板の前記絶縁層との界面に、背面バイアス用不純物領域が設けられている

ことを特徴とする半導体装置。

2. 支持基板としての第1の半導体基板上の 所定の位置にマークを形成する工程と、

前記マークを位置合わせに利用して定めた前記 半導体基板上の所定の位置に、不純物を添加して 背面バイアス用不純物領域を形成する工程と、

前記第1の半導体基板表面に、絶縁層を介して 第2の半導体基板を張り合わせる工程と、

前記第2の半導体基板裏面を研磨して、前記第 1の半導体基板上に前記絶縁層を介して半導体薄膜を形成する工程と、

前記マークを位置合わせに利用して、前記背面 バイアス用不純物領域上方の前記半海体薄膜に、 p チャネル電界効果トランジスタ又は n チャネル 電界効果トランジスタのいずれか一方の第1のトランジスタを形成すると共に、前記背面バイアス 用不純物領域以外の前記第1の半導体基板上方の 前記半導体薄膜に、前記第1のトランジスタと形成する なるチャネル型の第2のトランジスタを形成する 工程と

を有することを特徴とする半導体装置の製造方法。

3. 支持基板としての第1の半導体基板上の 所定の位置にマークを形成する工程と、

前記マークを位置合わせに利用して定めた前記

半導体基板上の所定の位置に、異種の不純物をそれぞれ添加して第1及び第2の背面バイアス用不 純物領域を形成する工程と、

前記第1の半導体基板表面に、絶縁層を介して 第2の半導体基板を張り合わせる工程と、

前記第2の半導体基板裏面を研磨して、前記第 1の半導体基板上に前記絶縁層を介して半導体薄膜を形成する工程と、

前記マークを位置合わせに利用して、前記第1 の背面バイアス用不純物領域上方の前記半導体薄膜に p チャネル電界効果トランジスタを形成する と共に、前記第2の背面バイアス用不純物領域上 方の前記半導体薄膜に n チャネル電界効果トラン ジスタを形成する工程と

を有することを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[概要]

- 3 -

特にSOI (Silicon On Insulator) 構造のMOS (Hetal Oxide Semiconductor) トランジスタ及びその製冶方法に関する。

[従来の技術]

従来のバルク形CMOS (Complementary HOS) トランジスタを第3図に示す。

P型シリコン基板31上にフィード酸化 が形成され、素子領域を分離している。が形成され、 素子領域には、n型ウェル領域33が形成には、 p + 型ソース、ドレイン領域34が日がである。 で や 型ソース、ドレイン領域34が日が形成されて、 に 挟 ま れ て n 型 チャネル領域33には、 n 型 ウェル領域33には、 n が 形成さる 素 型 ソース、 ドレインの p 型 チャネル領域37が形成されている。 p 型 チャネル領域37が形成されている。

. そしてこれらのn型チャネル領域35及びp型

半等体装置に係り、特にSOI (Silicon On Insulator) 構造のMOS (Metal Oxide Semiconductor)トランジスタに関し、

SOI構造のCMOSトランジスタにおいて、 pチャネルMOSトランジスタとnチャネルMO Sトランジスタとに異なる背面バイアスを印加す ることができる半導体装置を提供することを目的 とし、

半導体基板上に絶縁層を介して設けられた半導体薄膜に P チャネル電界効果トランジスタ及び n チャネル電界効果トランジスタが形成されている 半導体装置において、前記 P チャネル電界効果トランジスタ又は前記 n チャネル電界効果トランジスタの少なくともいずれか一方のトランジスタ下方の前記半導体基板の前記絶縁層との界面に、 市面バイアス用不純物領域が設けられているように構成する。

[産業上の利用分野]

本発明は半導体装置及びその製造方法に係り、

- 4 -

チャネル領域37上には、それぞれゲート酸化膜38、39を介して、ポリシリコン層からなるゲート電極40、41が設けられている。このようにして、pチャネルMOSトランジスタ42と nチャネルMOSトランジスタ43とが形成され、CMOSトランジスタを構成している。

このようなバルク型の CMOSh ランジスタにおいては、通常背面 バイアスとして P 型シリコン 茎板 3 1 に例えば V \bullet = 0 \sim - 3 V (ボルト) の 茎板電圧が印加され、また n 型ウェル 領域 3 3 には電源電圧と同じ例えば V \bullet = 5 V が印加されている。

[発明が解決しようとする課題]

しかしながら、このような背面バイアスをSO I 構造のCMOSトランジスタに適用することは 困難である。

従来のSOI構造のCMOSトランジスタを第 4図に示す。

即ち、p型シリコン基板51上に、シリコン酸

化膜 5 2 を介してシリコン薄膜 5 3 が形成されている。このシリコン薄膜 5 3 はフィールド酸化化膜 5 4 によって 業子領域を分離されている。 4 で 型 切った はない 5 3 には、 p で か形成 5 6 が形成 5 7 と これらに 快 まれた、 関 登 イン領域 5 7 に 快 まれた p 型 チャネル領域 5 8 とが形成されている。

そしてこれらn型チャネル領域56及びP型チャネル領域58上には、それぞれゲート酸化膜59、60を介して、ポリシリコン層からなるゲート電極61、62が形成されている。このようにして、PチャネルMOSトランジスタ64とが形成され、CMOSトランジスタを構成している。

このような従来のSOI構造のCMOSトランジスタにおいては、トランジスタの高度化、高密度化に伴ってシリコン薄膜53の薄膜化を行なう

- 7 -

に形成することは極めて困難である。

そこで本発明は、SOI構造のСМОSトランジスタにおいて、pチャネルMOSトランジスタとnチャネルMOSトランジスタとに異なる背面バイアスを印加することができる半等体装置及びその製造方法を提供することを目的とする。

[課題を解決するための手段]

上記目的は、半導体基板上に絶縁層を介して設けられた半導体薄膜に P チャネル電界効果トランジスタ及び n チャネル電界効果トランジスタ が形成されている半導体装置において、前記 P チャネル電界効果トランジスタ 又は前記 n チャネルの外果トランジスタの少なくともいずれか一方の P シンジスタ下方の前記半導体基板の前記を設けられることを特徴とする半導体装置によって達成される。

また、上記目的は、支持基板としての第1の半 導体基板上の所定の位置にマークを形成する工程 と、 p * 型ソース、ドレイン領域 5 5 間及び n * 型ソース、ドレイン領域 5 7 間のブレークダウン 電圧が低下するという問題ある。

従って、これらの問題を解決するには、PチャネルMOSトランジスタ63及びnチャネルMOSトランジスタ64のそれぞれに背面からバイアスを印加することが必要である。しかし、SOI構造上からして、P/n相異なる電極を背面基板

- 8 -

と、前記マークを位置合わせに利用して定めた前 記半導体基板上の所定の位置に、不純物を添加し て背面バイアス用不純物領域を形成する工程と、 前記第1の半導体基板表面に、絶縁層を介して第 2の半導体基板を張り合わせる工程と、前配第2 の半導体基板裏面を研磨して、前記第1の半導体 基板上に前記絶縁間を介して半帯体薄膜を形成す る工程と、前記マークを位置合わせに利用して、 前記背面バイアス用不純物領域上方の前記半導体 薄膜に、 p チャネル電界効果トランジスタ又は n チャネル電界効果トランジスタのいずれか一方の 第1のトランジスタを形成すると共に、前記背面 バイアス用不統物領域以外の前記第1の半導体基 板上方の前記半導体薄膜に、前記第1のトランジ スタと異なるチャネル型の第2のトランジスタを 形成する工程とを有することを特徴とする半導体 装置の製造方法によって達成される。

また、支持基板としての第1の半等体基板上の 所定の位置にマークを形成する工程と、前記マー クを位置合わせに利用して定めた前記半等体基板

[作用]

本発明は、 P チャネル電界効果トランジスタ又は n チャネル電界効果トランジスタのいずれか一 方又は両方のトランジスタの下方の半等体基板に、 背面バイアス用不純物領域を設けることにより、

- 11 -

以下、本発明を維持する実施例に基づいて具体 的に説明する。

第1図は本発明の一実施例によるSOI構造の СMOSトランジスタを示す断面図である。

P型シリコン基板11表面の所定の位置に n +型背面バイアス用不純物領域12が形成されている。そして P型シリコン基板11及び n +型背面バイアス用不純物領域12上には、シリコン酸化膜13を介してシリコン薄膜14aが形成されている。このシリコン薄膜14aはフィールド酸化膜15によって素子分離されている。

そして n * 型背面バイアス用不純物領域 1 2 上方のシリコン薄膜 1 4 a からなる素子領域には、 p * 型ソース、ドレイン領域 1 6 が相対して形成され、またこれら p * 型ソース、ドレイン領域 1 6 に挟まれて n 型チャネル領域 1 7 が形成されている。

また、この素子領域に隣接する素子領域にも、 同様にして n * 型ソース、ドレイン領域 1 8 及び p 型チャネル領域 1 9 が形成されている。 Pチャネル電界効果トランジスタとnチャネル電 界効果トランジスタとに互いに異なる背面バイア スを印加することができる。

また、この背面バイアスの制御によってソース、ドレイン間のブレイクダウン電圧の低下を防ぐことにより、半導体薄膜の更なる薄膜化及び半導体薄膜と半導体基板との間の絶縁層の更なる薄膜化を実現し、従って電界効果トランジスタの短チャネル化、即ち高速化及び高密度化を実現することができる。

また、かかる半導体装置の製造方法において、 張り合わせ前のシリコン半導体基板表面に、背面 バイアス用不純物領域と共に位置合わせ用のマー クを形成することにより、張り合わせ法によって SOI福造を形成したのち、マークを位置合わせ に利用して、背面バイアス用不純物領域上方の半 等体薄膜に所定のMOSトランジスタを正確かつ 容易に形成することができる。

[実施例]

- 12 -

そして n 型チャネル領域 1 7 及び p 型チャネル 領域 1 9 上には、それぞれゲート酸化膜 2 0 、 2 1 を介して、ポリシリコン層からなるなるゲート 電極 2 2 、 2 3 が形成されている。こうして、 p チャネル M O S トランジスタ 2 4 及び n チャネル M O S トランジスタ 2 5 が形成されている。

このように本実施例によれば、p型シリコン基板11表面に設けられた n・型背面バイアス用不純物領域12上方に、シリコン酸化膜13を介してpチャネルMOSトランジスタ24が形成され、また n・型背面バイアス用不純物領域が設けられていないp型シリコン基板11上方に、シリコン酸化膜13を介して n チャネルMOSトランジスタを構成している。

従って、 P型シリコン基板 1 1 及び n * 型背面 バイアス用不純物領域 1 2 に互いに異なる電圧を 印加することにより、 P チャネル M O S トランジ スタ 2 4 及び n チャネル M O S トランジスタ 2 5 にそれぞれ異なる所望の背面バイアスを印加する ことができ、これら p チャネル M O S トランジス タ 2 4 及び n チャネル M O S トランジスタ 2 5 か らなる C M O S トランジスタを 適性に動作させる ことができる。

また、このとき背面バイアスの制御によってソース、ドレイン間のブレイクダウン電圧の低下を防ぐことができるため、素子領域たるシリコン薄膜14aの薄膜化及びシリコン酸化膜13の薄膜化を実現することができ、従ってMOSトランジスタの短チャネル化、即ち高速化及び高密度化を実現することができる。

なお、上記実施例においては p チャネル M O S トランジスタの下方のシリコン基板表面に n + 型 背面バイアス用不純物領域を形成したが、逆に、 n チャネル M O S トランジスタ下方のシリコン基 板表面に p + 型背面バイアス用不純物領域を形成してもよい。

或いはまた、 p チャネル M O S トランジスタ及び n チャネル M O S トランジスタ下方のシリコン 茎板表面に、それぞれ n + 型及び p + 型の背面バ

- 15 -

してシリコン薄膜14aが形成されたSOI構造を形成する(第2図(d)参照)。

次いで、溝26を位置合わせマークとして用いてシリコン薄膜14aを選択的に酸化し、フィールド酸化膜15を形成して素子領域を分離する。 このとき n + 型背面バイアス用不純物領域12上方に所定の素子領域が形成されるようにする。

そしてこの n + 型背面バイアス用不純物領域 1 2 上方の素子領域に、 p + 型ソース、ドレイン領域 1 6 、 n 型チャネル領域 1 7 、ゲート酸化膜 2 0 及びゲート電極 2 2 からなる p チャネル M O S トランジスタ 2 4 を形成すると共に、 n + 型シリコン基板 1 1 上方の素子領域に、 n + 型ソース、ドレイン領域 1 8 、 p 型チャネル領域 1 9 、ゲート酸化膜 2 1 及びゲート電極 2 3 からなる n チャネル M O S トランジスタ 2 5 を形成する (第 2 図 (e) 参照)

また、図示しないが、n + 型背面バイアス用不 純物領域12に接続する電極を形成する。 イアス用不純物領域を形成してもよい。

次に、第2図の工程図を用いて、第1図に示す 半導体装置の製造方法を説明する。

P型シリコン基板11表面の所定の位置に、位置合わせ用マークとしての溝26を形成する(第2図(a)参照)。 続いて、全面にシリコン酸化膜27を形成した後、溝26を用いて位置合わせした所定の位置に選択的に窓を開口する。そしてこのシリコン酸化膜27に開口した窓を通してイオン注入を行ない、P型シリコン基板11表面にn・型背面バイアス用不純物領域12を形成する(第2図(b)参照)。

本で、シリコン酸化膜27を除去した後、 n ・型背面バイアス用不純物領域12を形成した p 型シリコン基板11表面に、表面にシリコン酸化 膜13を形成したシリコン基板14を張り合わせ る(第2図(c)参照)。続いて、シリコン基板 14の裏面を研磨エッチングして薄膜化し、シリコン薄膜14aを形成する。このようにして、 p 型シリコン基板11上にシリコン酸化膜13を介

-16-

このように本実施例による製造方法によれば、 張り合わせ前のp型シリコン基板11表面に n・ 型背面バイアス用不純物領域12を形成すると共 に位置合わせ用マークとしての溝26を形成する ことにより、張り合わせた後、溝26を利用して 容易に位置合わせを行なうことができ、従って n ・ 型背面バイアス用不純物領域12上方の正確な 位置に所望のpチャネルMOSトランジスタ24 を容易に形成することができる。

なお、上記実施例においては p 型シリコン基板 1 1 上に形成した位置合わせ用マークとして溝 2 6 を用いたが、これに限定されず、シリコン酸化 膜 1 3 及びシリコン薄膜 1 4 a を介して位置合わ せ用マークとして用いられるものであれば、例え ばクロム系の金属やタングステン等の高融点金属 をパターニングしたものでもよい。

また、張り合わせの際、p型シリコン基板11 上のシリコン酸化膜27を除去した後、シリコン 基板14表面にシリコン酸化膜13を形成して張り合わせを行なったが、p型シリコン基板11側 にシリコン酸化膜を形成して張り合わせを行なってもよい。

更に、上記製造方法においては、第2図(b)に示されるように、p型シリコン基板11 扱 面に n・型背面バイアス用不純物領域12を形成しているが、これと共に、所定の位置にp・型背面バイアス用不純物領域を形成することにより、pチャネルMOSトランジスタ24及び n チャネルMOSトランジスタ25下方のシリコン基板表面に それぞれ n・型及びp・型背面バイアス用不純物領域を形成することができる。

或いはまた、n型シリコン基板を用いた場合、本実施例とは逆に、nチャネルMOSトランジスタ下方のシリコン基板表面にp * 型背面バイアス用不純物領域を形成することもできる。

[発明の効果]

以上のように、本発明によれば、半導体基板上 に絶縁層を介して設けられた半導体薄膜に P チャ ネル電界効果トランジスタ及び n チャネル電界効

- 19 -

ランジスタを正確かつ容易に形成することができる。 る。

4. 図面の簡単な説明

第1図は本発明の一実施例によるSOI構造の MOSトランジスタを示す断面図、

第2図は第1図に示すMOSトランジスタの製造力法を説明する工程図、

第3図及び第4図は従来のMOSトランジスタを示す断面図である。

図において、

- 11、31、51……p型シリコン基板、
- 12 ······ n + 型背面パイアス用不純物領域、
- 13、52……シリコン酸化膜、
- 14……シリコン基板、
- 14a、53……シリコン薄膜、
- 15、32、54……フィールド酸化膜、
- 16、34、55……p*型ソース、ドレイン 領域、

果トランジスタが形成されている半導体装置において、pチャネル電界効果トランジスタ又はnチャネル電界効果トランジスタの少なくともいずれか一方のトランジスタ下方の半導体悲観界面により、pチャネル電界効果トランジスタとに互いに異なる背面パイアスを印加することができる。

これにより、ソース、ドレイン間のブレイクダウン電圧の低下を防ぐことができるため、半導体 薄膜の更なる薄膜化及び半導体薄膜と半導体基板 との間の絶縁層の更なる薄膜化を実現し、従って トランジスタの高速化及び高密度化を実現するこ とができる。


また、かかる半導体装置の製造方法において、 張り合わせ前のシリコン半導体基板表面に背面バイアス用不純物領域と共に位置合わせ用のマークを形成していることにより、張り合わせによってSOI構造を形成した後、マークを利用して背面バイアス不純物領域上方の半等体薄膜に所定のト

- 20 -


- 17、35、56……n型チャネル領域、
- 18、36、57……n⁺型ソース、ドレイン 鎖娘、
 - 19、38、58……p型チャネル領域、
- 20、21、38、39、59、60……ゲート酸化膜、
- 22、23、40、41、61、62……ゲー ト監板、
- 24、52、63……pチャネルMOSトラン ジスタ、
- 25、53、64…… n チャネルMOSトラン ジスタ、
 - 26……清、
 - 27……シリコン酸化膜、
 - 3 3 … … п型ウェル領域。

 出願人
 富 士 通 株 式 会 社

 代理人
 弁理士 北 野 好 人



15




第1図に示すMOSトランジスタの製造方法を説明する工程図

S

本発明の一実施例によるSOI構造のMOSトランジスタを示す断面図

 \boxtimes



第1図に示すMOSトランジスタの製造方法を説明する工程図 図 S

15:フィールド酸化膜 16:pt型ソースドレイン領域 17:n型チャネル領域 18:nt型ソースドレイン領域 18:nt型ソースドレイン領域 19:p型チャネル領域

5

(e)

 \mathcal{G}